PROGETTAZIONE DI UN SINTETIZZATORE DI FREQUENZA AD ALTA RISOLUZIONE CON INTERPOLAZIONE DIGITALE

You are viewing the theme
[Voti: 0    Media Voto: 0/5]

Il presente lavoro di tesi affronta il problema della progettazione di un sintetizzatore digitale di frequenza ad alta risoluzione con interpolazione digitale di fase, realizzato in tecnologia CMOS a 0.35 um. Piu’ specificatamente il sistema e’ costituito da un Digital to Time Converter (DTC) il quale sfrutta un sistema a due livelli d’interpolazione realizzato mediante Delay-Locked-Loop (DLL), e un circuito sincrono il quale si occupa della generazione dei segnali. I due livelli d’interpolazione del DTC sono implementati mediante una DLL seriale, e una DLL del tutto innovativa. I notevoli vantaggi dell’architettura utilizzata possono essere riassunti in una risoluzione finale di 2 ps, ottenuta operando con una frequenza di clock di 120 MHZ, che porta ad ottenere un sistema di sintesi digitale diretta a bassissimo livello di spurie in uscita.